

Bus Avalon

Création d'un composant personnalisé

Source : Cours de Monsieur Hervé MATHIAS

Bus Avalon

Rappel

Interfaces utilisables avec des systèmes à base de NIOS II

6 types d'interfaces sont prévus configurés par des propriétés et des paramètres spécifiques

Avalon-MM : liaison permettant des opérations lecture/écriture basée sur des adresses en mode maître/esclave pour des éléments internes au FPGA


Avalon-MM Tristate : liaison permettant des opérations lecture/écriture basée sur des adresses en mode maître/esclave **pour des éléments externes partageant les bus**

Avalon-ST : liaison permettant des envois de données **unidirectionnels** éventuellement multiplexés

Avalon-clock : liaison permettant de recevoir ou d'envoyer des signaux d'horloge et de reset pour synchroniser les éléments du système

Avalon-interrupt : liaison permettant à des composants de signaler des événements

Avalon-conduit: liaison permettant des accès directs aux composants interne d'un système SOPC builder




Bus Avalon

Rappel

Interfaces utilisables avec des systèmes à base de NIOS II

Interface horloge

Avalon-clock : signaux d'horloge et de reset (asynchrone)




Exemple d'une PLL

Pas de propriétés associées

Signaux d'entrée (clock sink):

Signal Type	Width	Direction	Required	Description
clk	1	Input	No	A clock signal. Provides synchronization for internal logic and for other interfaces.
reset reset_n	1	Input	No	Reset input. Resets the internal logic of an interface or component to a determined state. reset is synchronized to the clock input in the same interface.

Possibilité d'associer une horloge à d'autres entrées (associated clock)



Les resets sont tous reliés au reset global

Signaux de sortie (clock source):

Signal Type	Width	Direction	Required	Description
clk	1	Output	Yes	An output clock signal.

Bus Avalon

Utiliser le wizard d'ajout de composant dans Qsys

- Cliquer sur New component :
- Lancer l'éditeur de composants


The screenshot shows the Qsys interface. On the left is the 'Component Library' pane with a tree view. The 'Project' section contains 'New Component...' and 'automate_spi_accelerometre'. The 'Library' section lists various components like 'Bridges', 'Clock and Reset', 'DSP', 'Embedded Processors', etc. A dashed arrow points from the 'New Component...' button to the 'System Contents' pane. The 'System Contents' pane shows a hierarchical view of the system components and their connections. The components are listed in a table with columns: Use, Connections, Name, D..., Export, Clock, Base, End, IRQ, and Opcode Name. The components are grouped into sections: External_Clocks, clk, CPU, sysid, SDRAM, JTAG_UART, Interval_timer, and IR_data. The connections are shown as lines between the components. The 'System Contents' pane is the main editor for the system.

Use	Connections	Name	D...	Export	Clock	Base	End	IRQ	Opcode Name
☒		External_Clocks	Clo...	Double-click to	clk				
☒		clk_in_primary	Clo...	Double-click to	clk				
☒		clk_in_primary_reset	Re...	Double-click to	Extern...				
☒		sys_clk	Clo...	Double-click to	Extern...				
☒		sys_clk_reset	Re...	Double-click to	Extern...				
☒		sdram_clk	Clo...	Double-click to	Extern...				
☒		clk	Clo...	Double-click to	clk				
☒		clk_in	Clo...	Double-click to	clk				
☒		clk_in_reset	Re...	Double-click to	clk				
☒		clk_reset	Re...	Double-click to	clk				
☒		CPU	Nio...	Double-click to	Extern...				
☒		clk	Clo...	Double-click to	Extern...				
☒		reset_n	Re...	Double-click to	Extern...				
☒		data_master	Av...	Double-click to	Extern...				
☒		instruction_master	Av...	Double-click to	Extern...				
☒		jtag_debug_module_reset	Re...	Double-click to	Extern...				
☒		jtag_debug_module	Av...	Double-click to	Extern...				
☒		custom_instruction_master	Cu...	Double-click to	Extern...				
☒		sysid	Sy...	Double-click to	Extern...				
☒		clk	Clo...	Double-click to	Extern...				
☒		reset	Re...	Double-click to	Extern...				
☒		control_slave	Av...	Double-click to	Extern...				
☒		SDRAM	SD...	Double-click to	Extern...				
☒		clk	Clo...	Double-click to	Extern...				
☒		reset	Re...	Double-click to	Extern...				
☒		s1	Av...	Double-click to	Extern...				
☒		wire	Co...	Double-click to	Extern...				
☒		JTAG_UART	JT...	Double-click to	Extern...				
☒		clk	Clo...	Double-click to	Extern...				
☒		reset	Re...	Double-click to	Extern...				
☒		avalon_jtag_slave	Av...	Double-click to	Extern...				
☒		Interval_timer	Inte...	Double-click to	Extern...				
☒		clk	Clo...	Double-click to	Extern...				
☒		reset	Re...	Double-click to	Extern...				
☒		s1	Av...	Double-click to	Extern...				
☒		IR_data	Par...	Double-click to	Extern...				
☒		clock_reset	Clo...	Double-click to	Extern...				
☒		clock_reset_reset	Re...	Double-click to	Extern...				
☒		avalon_parallel_port_slave	Av...	Double-click to	Extern...				
☒		external_interface	Co...	Double-click to	Extern...				
☒		commande_moteurs	Par...	Double-click to	Extern...				

Bus Avalon

Utilisation de l'éditeur de composants de Qsys

1) Définition du nom du nouveau composant



Component Editor - automate_detection_hw.tcl*

File Templates

Component Type Files Parameters Signals Interfaces

► About Component Type

Name: automate_detection

Display name: automate_detection

Version: 1.0

Group: [dropdown]

Description: [text area]

Created by: Hervé MATHIAS

Icon: [text area] ...

Documentation: [table with columns Title and URL]

+ -


To Do: Add HDL files on the Files tab, or add signals on the Signals tab.

Help ◀ Prev Next ▶ Finish...

Bus Avalon

Utilisation de l'éditeur de composants de Qsys


2) Sélection et analyse
du (des) fichier(s)
VHDL décrivant le
composant



Bus Avalon

Utilisation de l'éditeur de composants de Qsys

3) Choix des valeurs des éventuels paramètres



Bus Avalon

Utilisation de l'éditeur de composants de Qsys

4) Définition pour **chaque signal** de l'interface utilisée et du rôle au sein de cette interface

The screenshot shows the 'Component Editor - automate_detection_hw.tcl' window with the 'Signals' tab selected. The 'About Signals' section contains a table with the following data:

Name	Interface	Signal Type	Width	Direction
cmd	avalon_slave_0	writedata	8	input
wr	avalon_slave_0	write	1	input
rd	avalon_slave_0	read	1	input
reset_n	reset	reset_n	1	input
clk	clock	clk	1	input
capteurs	conduit_end	export	7	input
detection	avalon_slave_0	readdata	8	output

Below the table are 'Add Signal' and 'Remove Signal' buttons. At the bottom, there are three error messages:

- Error: **avalon_slave_0**: Interface must have an associated clock
- Error: **avalon_slave_0**: Interface must have an associated reset
- Error: **avalon_slave_0**: Interface must have an associated clock.


Navigation buttons at the bottom include 'Help', 'Prev', 'Next', and 'Finish...'.

Bus Avalon

Utilisation de l'éditeur de composants de Qsys

5) Définition des paramètres des interfaces utilisées

6) Terminer la création



Bus Avalon

Utilisation du nouveau composant dans Qsys

1) Double clic sur le composant

2) Sélection des connexions

3) Modification de l'adresse

4) Nommer les éventuels conduits

Use	Connections	Name	D...	Export	Clock	Base	End	IRQ
☒		JTAG_UART1	JTAG_UART1					
☒		clk	Clock	Double-click to [clk]	Ext...			
☒		reset	Reset	Double-click to [clk]	Ext...			
☒		avalon_jtag_slave	Avalon JTAG Slave	Double-click to				
☒		Interval_timer	Interval Timer					
☒		clk	Clock	Double-click to [clk]	Ext...			
☒		reset	Reset	Double-click to [clk]	Ext...			
☒		s1	Slave 1	Double-click to				
☒		IR_data	IR Data					
☒		clock_reset	Clock Reset	Double-click to [clock_...]	Ext...			
☒		clock_reset_reset	Clock Reset Reset	Double-click to [clock_...]	Ext...			
☒		avalon_parallel_port_slave	Avalon Parallel Port Slave	Double-click to				
☒		external_interface	External Interface	Co...				
☒		commande_moteurs	Commande Moteurs					
☒		clock_reset	Clock Reset	Double-click to [clock_...]	Ext...			
☒		clock_reset_reset	Clock Reset Reset	Double-click to [clock_...]	Ext...			
☒		avalon_parallel_port_slave	Avalon Parallel Port Slave	Double-click to				
☒		external_interface	External Interface	Co...				
☒		sensors0	Sensors0					
☒		clock_reset	Clock Reset	Double-click to [clock_...]	Ext...			
☒		clock_reset_reset	Clock Reset Reset	Double-click to [clock_...]	Ext...			
☒		avalon_parallel_port_slave	Avalon Parallel Port Slave	Double-click to				
☒		external_interface	External Interface	Co...				
☒		sensors1	Sensors1					
☒		clock_reset	Clock Reset	Double-click to [clock_...]	Ext...			
☒		clock_reset_reset	Clock Reset Reset	Double-click to [clock_...]	Ext...			
☒		avalon_parallel_port_slave	Avalon Parallel Port Slave	Double-click to				
☒		external_interface	External Interface	Co...				
☒		timer_robot	Timer Robot					
☒		clk	Clock	Double-click to [clk]	Ext...			
☒		reset	Reset	Double-click to [clk]	Ext...			
☒		s1	Slave 1	Double-click to				
☒		automate_spi_accelerom...	Automate SPI Accelerom...					
☒		avalon_slave_0	Avalon Slave 0	Double-click to [clock]				
☒		reset	Reset	Double-click to [clock]	Ext...			
☒		clock	Clock	Double-click to				
☒		conduit_end	Conduit End	Co...				
☒		automate_detection_0	Automate Detection 0					
☒		avalon_slave_0	Avalon Slave 0	Double-click to [clock]		0x0200_0064	0x0200_0064	
☒		reset	Reset	Double-click to [clock]	Ext...			
☒		clock	Clock	Double-click to				
☒		conduit_end	Conduit End	Co...				

Bus Avalon

Le composant personnalisé doit être décrit par deux fichiers :

- un fichier d'interface (Top Level) englobant un fichier de description de la fonction à implémenter par le composant personnalisé
- un fichier décrivant la fonction implémentée par le dit composant

Bus Avalon

Exemple de fichier d'interface (Avalon MM Slave)

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY reg32_avalon_interface IS
PORT (
    clock          : IN STD_LOGIC;
    resetn         : IN STD_LOGIC;
    read           : IN STD_LOGIC;
    write          : IN STD_LOGIC;
    chipselect     : IN STD_LOGIC;
    writedata      : IN STD_LOGIC_VECTOR(31 DOWNTO 0);
    byteenable     : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
    readdata       : OUT STD_LOGIC_VECTOR(31 DOWNTO 0);
    Q_export      : OUT STD_LOGIC_VECTOR(31 DOWNTO 0);
    irq            : OUT STD_LOGIC;
);

END reg32_avalon_interface;

ARCHITECTURE Structure OF reg32_avalon_interface IS

    -- A déclarer

BEGIN

    -- A décrire
```

Bus Avalon

Exercice

- Réaliser un composant personnalisé dont la fonction correspond à un registre devant être interfacé avec le réseau de LEDS de la carte DEx (Se référer au document partagé « Making_Qsys_Component.pdf » (Altera))
- Transformer cet Ipcore pour réaliser une fonction PWM alimentant une LED de votre choix. Sa valeur doit être une rampe périodique avec $T=2s$ (Utiliser l'IPCORE PWM donné TP-codesign)